Pregled teksta mojrad.net

Ovo je pregled DELA TEKSTA rada na temu "Arhitektura birkoff von neuman sviča". Rad ima 12 strana. Ovde je prikazano oko 500 reči izdvojenih iz rada.
Napomena: Rad koji dobjate na e-mail ne izgleda ovako, ovo je samo DEO TEKSTA izvučen iz rada, da bi se video stil pisanja. Radovi koje dobijate na e-mail su uređeni (formatirani) po svim standardima. U tekstu ispod su namerno izostavljeni pojedini segmenti.
Uputstvo o načinu preuzimanja rada možete pročitati ovde.


ELEKTROTEHNIČKI FAKULTET
BEOGRAD
PREDMET:
ARHITEKTURA SVIČEVA I RUTERA
ISPITNI PROJEKAT:
ARHITEKTURA BIRKOFF VON NEUMAN SVIČA
BEOGRAD
2006. god.
1. OPIS ARHITEKTURE
Slika 1.1
Na slici 1 je prikazana opsta blok sema Birkoff - von Neuman rutera. Kao sto se vidi njegova arhitektura se sastoji iz vise ulaznih (na slici input ports) i izlaznih (na slici output ports) portova , zatim ulaznog (A1) i izlaznog (A2) TDM sviča, memorije , te kontrolera i njemu pridružene memorije.
Slika 1.2
Svaki od ulaznih portova (slika 2) sadrži tzv. data handler koji primljene pakete deli na ćelije fiksne dužine. Ovde neće biti mnogo reči o samom procesu deljenja paketa na ćelije, jer naša simulacija radi jednostavnosti, pretpostavlja pakete fiksne dužine tako da će u daljem tekstu ćelija i paket biti jedno te isto. Ulazni port šalje ćelije ulaznom sviču i to jednu ćeliju u jednom vremenskom slotu. Nakon sto primi paket ulazni svič iz njega čita njegovu odredišnu IP adresu i tu informaciju šalje kontroleru. Na osnovu te adrese kontroler pretružuje svoju look-up tebelu i kao rezultat pretrage daje izlazni port na koji treba usmeriti paket. Kontroler zatim šalje potvrdu izlaznom sviču, a on je prosleđuje odgovarajućem izlaznom portu. Prozvani izlazni port tada šalje kontroleru zahtev za prijem paketa.
Slika 1.3
Memorija (slika3) je podeljena na više vremenskih slotova (memory banks). Upis u memoriju se vrši tako da u svakom vremenskom slotu ulazni svič upisuje po jednu ćeliju u svaki memorijski slot. Takođe, u uzastopnim vremenskim slotovima ćelije sa istog ulazog porte završavaju u različitim memorijskim slotovima. U jednoj od implementacija (koja je i ovde obrađena) pristupa se po sledećem obrascu: ako je određeni ulazni port pristupio memorijskom slotu i u trenutku Tx, u trenutku Tk = Tx + k pristupiće memorijskom slotu
j = (i + k) mod N, gde je N broj memoriskih slotova. Po istom algoritmu i izlazni portovi pristupaju memorijsim slotovima. Ipak, da li ce preuzeti ćeliju zavisi od toga da li u tom vremenskom slotu u odgovarajućem memorijskom slotu ima ćelija namenjenih baš tom izlaznom portu. To se zna na osnovu rezervacione tabele (slika 4).
Slika 1.4
Rezervaciona tabela je smeštena u ulaznom sviču i nju popunjava kontroler na osnovu zahteva za prijem paketa generisanih od strane izlaznih portova. Na slici je uzeto da je broj memorijskih slotova N=7. Kao što se vidi tabela sadrzi po jednu kolonu za svaki meorijski slot (M0 … M7). Svaka vrsta rezervacione tabele predstavlja set zahteva za čitanje iz memorije (po jedan za svaki memorijski slot) od kojih se jedan opslužuje u jednom vremenskom slotu. Simboli B0, B1, … ,B7 kazuju kada odgovarajući izlazni port dolazi na red da čita iz odgovarajuceg memorijskog slota. Zaokruženi simboli predstavljaju popunjene rezervacije.
...

---------- KOMPLETAN RAD PREUZIMATE KLIKOM NA LINK ISPOD. ----------





Fotografija dokumenta